위 내용 관련 질문이 있습니다.

1. 5/7nm finfet 공정에서는 finfet의 어떠한 특성때문에 2-input-nand 기반 설계가 유리한가요?

2. 그리고 실무에서는 5/7nm이하 공정에서는 AOI/OAI gate를 아에 안쓰는건가요?

3. Design Compiler로 합성시에 자동으로 AOI/OAI gate로 최적화해주던 기억이 있습니다. 그러면 Finfet 공정 이용시에는 합성시 set_prefer_nand 같은 옵션을 넣어서 합성해 주는것인가요? 아니면 다른 방법 혹은 옵션을 사용하나요?