실제 수강생들의 더욱 자세한 후기는 상세페이지 하단에서 확인하실 수 있습니다.

ImageSlide
ImageSlide
ImageSlide
ImageSlide

반도체 회로 설계 1타 강사 삼코치가

패스트캠퍼스와 역대급 구성으로 함께 합니다.

기존 강의 대비

구성은 2배 이상 풍성하고, 가격은 더욱 저렴하게

기존 강의와 구성 비교

| 디지털 설계 강의

| 아날로그 설계 강의

아날로그부터 디지털까지
반도체 설계 취업/이직, 이 강의 하나면 충분합니다.

디지털 + 아날로그 통합 구성 (30시간 / 289,000원)
* 25년 5월 7일 기준

[그런데]
왜 아날로그와 디지털을 '함께' 배워야 할까요?

지금 영상에서 직접 확인하세요.

01 강의 차별점

핵심 01
무려 30시간 구성의
한 번에 끝내는 반도체 ‘끝판 패키지’
아날로그 설계부터 디지털 설계까지
학교에서는 알려주지 않는 현업의 모든 노하우를 확인하세요.
핵심 02
30개 실전 프로젝트로
완성하는 진짜 ‘실무 설계 경험’
이론만 배운 사람과 30개 이상의 실습을 경험한 사람,
기업이 누구를 선택할지는 명확합니다.
핵심 03
5년간의 멘토링 경험으로 완성한
‘취업/이직’ 3종 패키지
수많은 취준생의 방향을 함께 고민해온 삼코치가
직접 정리한 ‘진짜 필요한 것만 담은’ 패키지를 제공합니다.
핵심 04
삼코치가 끝까지 책임지는
‘수강생 커뮤니티’ 입장권
질의응답부터 특급 자료 공유까지,
수강생만을 위한 전용 커뮤니티에 참여해보세요.

02 제작 배경 및 커리큘럼

회로설계의 꽃 반도체,
이 강의 하나로 끝내세요.
디지털? 아날로그?
이 강의 하나로 끝내세요.



구매 전 필독사항

디지털부터 아날로그까지,
30시간으로 끝내는 반도체 설계 '생존 커리큘럼’

ImageSlide
ImageSlide
ImageSlide
ImageSlide
ImageSlide
ImageSlide

03 강사소개

검증된 실무 멘토,

삼코치를 자신 있게 추천하는 이유

이유 01
수강생 만족도 무려 5.0,
후기로 검증된 강의력

삼코치 오픈 카톡방 바로가기 →


* 수강평 및 강의 평점: 외부 플랫폼 인프런 기준 (25.05.07)
이유 02
약 7,000명의 구독자가 증명하는
삼코치의 전문성
삼코치 유튜브 바로가기 →


검증된 실무 멘토,

삼코치의 전달력 미리보기

ASIC vs FPGA,
어떤 방식을 선택하는 것이 좋을까?
학사는 입사해서 검증만 한다던데,
살아남을 수 있을까?
삼성전자 반도체 회로설계 엔지니어가
되려면 꼭 이 '두 가지' 역량을 기르세요! 

04 특별 혜택

수강생만 입장 가능한
삼코치의 회로설계 커뮤니티

매월 1회 Live를 통해
최신 트렌드와 인사이트 나눠요.
같은 길을 걷는 수강생들이 모인 커뮤니티에서, 궁금한 건 묻고
필요한 자료는 공유하며 같이 성장해요!
* 실제 삼코치님의 라이브 영상 일부입니다.
수업 중 궁금한 질문은
최대 3일안에
답변드립니다.
강의 수강 도중 어려운 내용이 발생했다면?
무엇이든 물어보세요. 삼코치가 끝까지 책임 집니다.
* 실제 삼코치님의 질의응답 내용 일부입니다.

* 삼코치의 커뮤니티는 강의 1차 오픈일~ 28년 4월 27일까지 운영됩니다.
* Live 영상은 25년 6월부터 26년 5월까지 '수강생 전용 커뮤니티를' 통해 진행됩니다.

* 당사 상황에 따라 Live 영상 업데이트가 어려울 수 있습니다.

* 강의 구매자에게는 라이브 영상 녹화본이 추가로 제공됩니다.


5년간의 멘토링 경험으로 완성한
취업/이직에 꼭 필요한 3종 실전 패키지

ImageSlide
ImageSlide
ImageSlide

* 자료는 PDF 형태로 제공되며, 온라인 강의 자료에서 확인하실 수 있습니다.

대한민국 공대생이라면 누구나 꿈꾸는 반도체 취업.
하지만 학교 수업만으론 부족합니다.

지금 기업들이 요구하는 실무 역량을 확인하세요.
* 25년 5월 7일 채용공고 기준

삼성전자, SK하이닉스 등 반도체 기업들이 원하는 인재는
설계 툴을 다루고, 회로를 구현할 수 있는 실무형 엔지니어 입니다.

대학에선 알려주지 않는 실무 역량,

반도체 엔지니어의 핵심을 이 강의에 모두 담았습니다.

ImageSlide
ImageSlide
ImageSlide
ImageSlide

05 커리큘럼 상세 소개

디지털 설계

디지털 설계 기본 트랙
: 디지털 논리 & Verilog HDL

01. 디지털 논리 회로의 기초

디지털 신호와 Boolean Algebra의 실전 적용 방법을 마스터합니다.
De Morgan 법칙을 활용한 최적화부터 실무 Combinational Circuit 설계까지,
실제 현장에서 활용되는 디지털 설계 기법을 배웁니다.


학습 내용


Boolean Algebra & De Morgan 최적화 기술
K-map 간소화 & 다단 Logic 구현 방법론
MUX/DEMUX/Decoder/Encoder 구조와 응용
Gate Delay(tpLH/tpHL) & 소비전력 최소화 전략
02. 순차 논리 & 타이밍 설계

산업 현장에서 필수적인 Flip-Flop, 레지스터, FSM 설계 방법을 익힙니다.
Setup/Hold Time 문제 해결부터 Clock Domain Crossing까지,
실무에서 직면하는 타이밍 이슈를 해결하는 기술을 습득합니다.


학습 내용


D/JK/T Flip-Flop 응용 회로 설계 기법
Setup(tsu)/Hold(th) 타이밍 분석 및 해결법
Synchronous Circuit 구현 및 타이밍 제약 관리
CDC Synchronizer & Metastability(MTBF) 대응
03. Verilog HDL & FSM 설계

업계 표준 하드웨어 기술 언어인 Verilog HDL의 효율적 활용법을 배웁니다.
모듈화된 설계, 테스트벤치 작성, 고급 FSM 구현을 통해 체계적인 디지털 설계 역량을 키웁니다.


학습 내용


Module/Port 설계 패턴 및 인터페이스 최적화
Self-checking Testbench 구조와 Coverage 측정
Parameter/Generate 활용 확장 가능 IP 설계
Moore/Mealy FSM 구현과 always_ff/always_comb 구문
04. FPGA 프로토타이핑 & CPU 설계

FPGA를 활용한 실시간 하드웨어 검증과 소형 CPU/MCU 설계 방법을 배웁니다.
설계부터 구현, 디버깅까지 실제 프로젝트를 통해 종합적인 디지털 설계 능력을 완성합니다.


학습 내용


Xilinx Vivado/Intel Quartus 개발 환경 마스터
Timing Constraint(SDC) 작성 및 구현 기법
RISC 기반 4/8비트 CPU 아키텍처 설계
ILA/SignalTap 활용 실시간 디버깅 전략

더욱 자세한 학습 내용은 하단 상세 커리큘럼을 참고해주세요.

디지털 설계 현업에서 꼭 알아야 하는

디지털 설계 기본 트랙
: 현업에서 가장 핫한 디지털 설계 실무

01. RTL 설계 & 합성 최적화

산업 현장에서 가장 기본이 되는 RTL 설계와 합성 기술을 학습합니다.
Design Compiler와 Genus를 활용한 게이트 레벨 변환부터, SDC 기반의 타이밍 제약 설정,
최적화된 합성 플로우 구성까지 실무에 필요한 핵심 역량을 습득합니다.


학습 내용


Synopsys Design Compiler / Cadence Genus 최적화
SDC 2.1 기반 multi-corner 타이밍 제약 설정
SpyGlass Lint / Questa CDC를 활용한 정적 검증 자동화
SVN/Git/Perforce 기반 설계 협업 시스템

02. 정밀 타이밍 분석 & 클록 설계

고속 디지털 시스템에서 필수적인 타이밍 분석과 클록 설계 기법을 학습합니다.
PrimeTime/Tempus를 활용한 STA 실습부터, CTS 전략 수립 및 타이밍 제약 최적화를 통해 신뢰성 있는 Timing Closure 역량을 키웁니다.


학습 내용


PrimeTime / Tempus 기반 Multi-corner STA
Clock Tree Synthesis(CTS) 설계 및 50ps 이내 skew 달성
Multi-cycle / False Path / Max Delay 제약 최적화
H-Tree / Mesh / Hybrid CTS 구조 설계

03. 저전력 설계 & DFT 구현

모바일 및 데이터센터 환경에서 요구되는 저전력 설계 기술과 DFT(Design for Test) 구현 방법을 학습합니다. 전력 도메인 설계부터 Scan Chain, ATPG, At-Speed 테스트 기법까지 양산성을 고려한 설계 역량을 확보합니다.


학습 내용


UPF 2.0 / CPF 기반 multi-voltage 도메인 설계
Clock Gating & Power Switch 회로 구현
ATPG & 99% 이상 Stuck-at Fault Coverage
At-Speed Testing & Scan Compression 기법

04. SoC 아키텍처 & 시스템 통합

복잡한 SoC(System-on-Chip) 설계를 위한 IP 통합, 버스 아키텍처, 캐시 일관성, 자동화 스크립팅 기술을 학습합니다. ARM/RISC-V 기반 프로세서 통합부터 AMBA 5 인터커넥트 설계까지 현대 SoC 설계의 핵심 흐름을 익힙니다.


학습 내용


ARM Cortex-M/A/R 및 RISC-V 프로세서 통합
AMBA 5 AXI / AHB / APB 상호연결 아키텍처
MESI / MOESI Cache Coherency 프로토콜 설계
Tcl / Python / Perl 자동화 스크립팅 마스터

여기서 끝이 아닙니다!
디지털 설계의 다양한 응용 분야까지 알려드릴게요.

ImageSlide<b>고속 직렬 인터페이스 설계</b>
고속 직렬 인터페이스 설계
PCIe Gen4/5, USB 3.2, DDR5 등 현대 전자기기의 핵심인 고속 직렬 통신 인터페이스 설계 방법을 학습합니다. SerDes 아키텍처, CDR(Clock Data Recovery), Equalization 기법을 실습합니다.
ImageSlide<b>임베디드 프로세서 & IoT 시스템</b>
임베디드 프로세서 & IoT 시스템
μW급 저전력 임베디드 시스템과 IoT 장치를 위한 디지털 설계 기법을 학습합니다. ARM Cortex-M/RISC-V 마이크로컨트롤러 통합, 센서 인터페이스, 무선 통신(BLE/Zigbee) 통합을 실습합니다.
ImageSlide<b>FPGA 기반 가속기 설계</b>
FPGA 기반 가속기 설계
데이터 중심 알고리즘의 하드웨어 가속화를 위한 FPGA 설계 방법을 학습합니다. 행렬 연산, FIR/FFT 신호 처리, AES/SHA 암호화 등 다양한 애플리케이션의 병렬 처리 아키텍처 설계를 실습합니다.
ImageSlide<b>자동차 전장 시스템</b>
자동차 전장 시스템
ISO 26262 ASIL-D 등급의 고신뢰성 자동차 전장 시스템 설계 방법을 학습합니다. 기능 안전성(FuSa), Triple Modular Redundancy(TMR),BIST, CAN/LIN/FlexRay 통신 설계를 실습합니다.

아날로그 설계

아날로그 설계 기본 트랙
: 회로이론 & CMOS 기초

01. 회로 해석의 새로운 관점

전자회로의 기본 물리량과 원리를 실무 중심으로 재해석합니다.
KCL/KVL, Thevenin/Norton 등가회로, RC 시정수 활용 등
복잡한 회로를 직관적으로 이해하고 설계하는 접근법을 습득합니다.


학습 내용


Voltage / Current / Resistance / Power 핵심 관계식
KCL / KVL & Thevenin / Norton 등가 변환
RC Time Constant & 임피던스 주파수 특성
LTspice / HSPICE 실무 시뮬레이션 기법
02. MOSFET & 인버터 동작 원리

모든 CMOS 회로의 기본 요소인 MOSFET의 동작 특성과 인버터 회로를 심층 분석합니다. 다양한 동작 영역, 스위칭 특성, 전력 소비 등 트랜지스터 단위부터 성능을 최적화하는 방법을 배웁니다.


학습 내용


NMOS / PMOS 구조와 Threshold Voltage(VTH)
Cutoff / Linear / Saturation Region 특성 곡선
CMOS Inverter DC 전달 함수와 Noise Margin
Switching Delay(tpLH / tpHL) & 단위 용량 전력소비
03. CMOS 아날로그 핵심 블록

아날로그 회로의 필수 구성 요소인 차동 증폭기, 전류 미러, 연산 증폭기의 설계 원리를 학습합니다.
주파수 응답, 위상 여유, 노이즈, 왜곡 등 아날로그 회로의 핵심 성능 지표를 이해하고 최적화합니다.


학습 내용


Differential Pair 설계 및 gm / ro / Zin / Zout 분석
Current Mirror 기본 / Cascode / Wilson 구조 비교
2단 Op-Amp 설계 & Phase Margin 최적화
Flicker / Thermal Noise & THD(Total Harmonic Distortion)
04. 혼성신호 설계 & 미니 프로젝트

아날로그와 디지털 회로가 공존하는 혼성신호 시스템 설계 방법을 배웁니다.
실제 Op-Amp / LDO 설계 프로젝트를 통해 시뮬레이션, 성능 분석, 최적화 과정을 경험하고 실무 역량을 키웁니다.


학습 내용


Mixed-Signal Interface 설계 및 노이즈 분리 기법
Cadence Virtuoso / ADE 활용 설계 자동화
60dB Gain / 1MHz GBW Op-Amp 프로젝트
PSRR / CMRR / SR / Settling Time 성능 최적화

더욱 자세한 학습 내용은 하단 상세 커리큘럼을 참고해주세요.

아날로그 설계 현업에서 꼭 알아야 하는

아날로그 설계 실무 트랙
: 현업에서 가장 핫한 아날로그 설계 실무

01. 정밀 아날로그 IC 설계 플로우

현대 아날로그 집적회로 설계의 전 과정을 익힙니다. Schematic 설계부터 Layout, Post-Layout 시뮬레이션, Tape-out까지 산업 표준 아날로그 설계 플로우를 실습하며, 다양한 코너 분석 및 Monte Carlo 시뮬레이션 대응 역량을 키웁니다.


학습 내용


Cadence Virtuoso ADE / Spectre / Assura 통합 환경
SS / TT / FF & -40°C / 27°C / 125°C Corner 분석
1000-point Monte Carlo 수율 예측 기법
DRC / LVS / ERC 자동화 및 Sign-off 체크리스트

02. 정밀 Reference & Bandgap 설계

정확한 기준 전압·전류를 생성하는 아날로그 핵심 회로를 학습합니다. 온도 보상, 공정 편차 대응, Trimming / Calibration 등 고정밀 Bandgap 회로 설계 기술을 실습합니다.


학습 내용


PTAT / CTAT 기반 -40~125°C 온도 보상
±0.1% 정밀도 1.2V / 2.5V Bandgap 설계
8~10비트 디지털 Trimming 회로 구현
80dB PSRR & ±1% Line / Load Regulation

03. 고성능 Op-Amp & 차동 회로

고이득, 고속, 저노이즈 특성을 갖춘 Op-Amp 및 차동 회로 설계 기법을 학습합니다.
노이즈 억제, 왜곡 최소화, 안정적인 주파수 보상 기술을 통해 고성능 아날로그 증폭기를 구현합니다.


학습 내용


100dB Open-loop Gain 2단 Miller 구조
10MHz GBW & 60° Phase Margin 보상 기법
90dB CMRR & 10nV/√Hz Input Noise
Rail-to-Rail Input/Output 단 설계

04. 아날로그 레이아웃 & 매칭 기법

회로 성능을 결정짓는 아날로그 레이아웃의 핵심 기술을 학습합니다.
Common Centroid, 기생 최소화, 노이즈 차폐 등 정밀 매칭을 위한 실무 레이아웃 기법을 실습합니다.


학습 내용


Common Centroid / Interdigitized 매칭 배치
기생 저항·기생 커패시턴스 최소화 전략
Guard Ring / Shielding을 활용한 노이즈 차폐
DRC/LVS 정합을 고려한 실무 레이아웃 설계

여기서 끝이 아닙니다!
아날로그 설계의 다양한 응용 분야까지 알려드릴게요.

ImageSlide<b>전력 관리 IC(PMIC) 설계</b>
전력 관리 IC(PMIC) 설계
모든 전자 시스템의 핵심인 전력 관리 회로 설계 방법을 학습합니다. 150mV Dropout LDO, 95% 효율 Buck/Boost 컨버터, 배터리 충전 관리, Over-Voltage/Current Protection 회로 설계를 실습합니다.
ImageSlide<b>데이터 변환기(ADC/DAC) 설계</b>
데이터 변환기(ADC/DAC) 설계
아날로그와 디지털을 연결하는 데이터 변환기 설계 기법을 학습합니다. 12비트 SAR ADC, 16/24비트 Sigma-Delta ADC, Current-Steering DAC, S/H 회로, Anti-aliasing 필터 구현을 실습합니다.
ImageSlide<b>고주파/RF 회로 기초</b>
고주파/RF 회로 기초
무선 통신 시스템의 핵심 회로 설계 방법을 학습합니다. 2.4GHz 저잡음 증폭기(LNA), 믹서, Class-AB/E 전력 증폭기(PA), LC-VCO 발진기와 같은 RF 블록 설계와 임피던스 매칭 기법을 실습합니다.
ImageSlide<b>센서 인터페이스 & 신호 조건화</b>
센서 인터페이스 & 신호 조건화
다양한 센서와 연결되는 아날로그 프론트엔드 설계 기법을 학습합니다. nV/√Hz 저노이즈 증폭기, Chopper, PGA, 8차 Butterworth/Chebyshev 필터 설계를 실습합니다.

더욱 자세한 학습 내용은 하단 상세 커리큘럼을 참고해주세요.

30개 ↑ 실습 프로젝트로
완성하는 진짜 ‘실무 설계 경험’

삼코치가 직접 준비한 다양한 프로젝트로
기업에서 원하는 ‘진짜 실무 경험’을 한 번에 준비하세요.

1. 최소 Gate로 미니 연산 회로 설계하기
디지털 신호와 Boolean Algebra 개념을 활용하여 실전 문제 해결 능력을 키웁니다.
Boolean Algebra De Morgan 법칙 Gate Delay Logisim Power Consumption


2. ALU 설계 및 시뮬레이션
K-map을 활용한 조합논리 최적화와 ALU 아키텍처 설계 방법을 학습합니다.
Karnaugh Map MUX/DEMUX Decoder/Encoder Verilog Simulation


3. Counter & FSM 시뮬레이션으로 타이밍 디버깅
순차논리 회로와 타이밍 이슈 해결 전략을 실습합니다.
Flip-Flop Setup/Hold Time Clock Domain Crossing Metastability FSM


4. Verilog 코드 오류 검출 및 수정
효율적인 Verilog 코딩 스타일과 오류 검출 방법을 배웁니다.
Module/Port Testbench Stimulus SpyGlass Git Flow


5. 교통 신호등 FSM 구현 및 Waveform 분석
고급 FSM 설계 기법과 시뮬레이션 디버깅 방법을 실습합니다.
Parameter Generate For-Loop Task/Function Moore/Mealy FSM

실제 강의 프로젝트 모두 보기
6. FPGA로 LED/7-Segment 동작 검증
FPGA 구현 방법과 디버깅 기법을 실습을 통해 학습합니다.
Xilinx Intel FPGA Vivado Quartus Timing Constraint ILA SignalTap RAM
7. 4비트 CPU/MCU 설계 및 검증
소형 프로세서 설계와 검증 프로세스를 체험합니다.
RTL Testbench FPGA Timing Violation ECO
8. 오픈소스 시뮬레이터 환경 구축
무료 시뮬레이션 도구와 UART/GPIO 인터페이스 활용법을 배웁니다.
Verilator Icarus Verilog Soft CPU UART GPIO
9. RTL 합성 및 Warning 해결
디지털 회로 합성 프로세스와 설계 품질 개선 방법을 실습합니다.
Design Compiler Genus SDC Synthesis Lint/CDC Version Control
10. PrimeTime/Tempus 로그 디버깅
정밀 타이밍 분석과 타이밍 제약 설정 방법을 학습합니다.
Setup/Hold Multi-cycle Path False Path Slack Negative Slack
11. CTS 적용 및 재검증
클럭 트리 합성과 지터/스큐 최소화 기법을 실습합니다.
Clock Tree Synthesis Buffer Insertion Clock Gating CDC Synchronizer
12. ECO 스크립트로 Gate-Level 수정
Logic 최적화와 넷리스트 수정 방법을 실습합니다.
Combinational Depth Pipelining Netlist ECO Gate-Level Timing Closure
13. Power Analysis로 전력 소비 점검
저전력 설계 전략과 전력 분석 방법을 배웁니다.
Dynamic/Static Power UPF/CPF Power Gating Multi-Vt Voltus/PrimePower
14. Scan 삽입 및 Coverage 체크
DFT 설계와 테스트 커버리지 분석 방법을 실습합니다.
Fault Model Scan Chain MBIST/LBIST ATPG TetraMax
15. SoC Scan 적용 및 Report 분석
스캔 체인 구현과 하이 스피드 테스트 방법을 학습합니다.
Scan Synthesis At-Speed Test Transition Fault Defect Analysis Scan Compression
16. FPGA 다운로드 및 디버깅
FPGA 구현과 온칩 디버깅 기법을 실습합니다.
IP Catalog Pin Assignment IO Standard ILA SignalTap Emulation
17. SoC 블록다이어그램 구성
SoC 아키텍처와 버스 프로토콜 활용법을 배웁니다.
ARM/RISC-V AMBA(AXI/AHB/APB) Cache Coherency IP Integration Chiplet
18. MCU/CPU 종합 프로젝트
디지털 회로 설계 전체 플로우를 체험하는 종합 프로젝트를 수행합니다.
Synthesis STA DFT Power Analysis FPGA Tape-Out
19. 설계 자동화 스크립트 작성
ASIC 설계 플로우 자동화 스크립트 작성법을 배웁니다.
Tcl Perl Python Regression Version Control Build 자동화
20. 디지털 설계 종합 정리
디지털 회로 설계 전체 과정을 복습하고 결과를 공유합니다.
Synthesis STA DFT ECO FPGA
21. LTspice 시뮬레이션 및 결과 해석
회로 기본 물리량과 회로 해석 방법을 실습합니다.
KCL/KVL Thevenin/Norton RC 시정수 LTspice ESR
22. SPICE로 Switching Delay 분석
MOSFET 동작 특성과 CMOS 인버터 성능 튜닝 방법을 배웁니다.
NMOS/PMOS Threshold Voltage Cut-off/Linear/Saturation Inverter Noise Margin
23. Differential Pair 및 AC 해석
아날로그 회로 핵심 블록 설계와 성능 지표 분석법을 학습합니다.
Differential Pair Current Mirror Op-Amp Phase Margin Noise/Distortion
24. Op-Amp와 Digital 제어 연동 예제
혼성신호 회로 설계와 Parasitics 영향 분석 방법을 실습합니다.
Cadence Virtuoso Mentor EDA Parasitics PSRR THD
25. Op-Amp/LDO 미니 프로젝트
아날로그 회로 설계와 시뮬레이션을 종합적으로 수행합니다.
AC/DC Simulation Phase Margin Load Regulation Parameter Sweep PVT
26. 아날로그-디지털 기초 총정리
아날로그 회로 설계 기초 개념을 정리하고 실무 적용 방안을 토론합니다.
Op-Amp PVT Simulation 미니 프로젝트
27. Corner/Monte Carlo/PVT 분석
아날로그 IC 설계 흐름과 변동성 분석 방법을 실습합니다.
Schematic Layout Post-Layout Cadence ADE ERC/LVS/DRC
28. Bandgap Reference 시뮬레이션
온도 보상 기법과 정밀 전압 레퍼런스 설계법을 배웁니다.
PTAT/CTAT Temperature Compensation PSRR Matching Calibration
29. AC/DC 시뮬레이션 및 Bode Plot 해석
고성능 Op-Amp 설계와 주파수 응답 최적화 방법을 학습합니다.
2단 Op-Amp Miller Compensation Phase Margin Offset/Noise THD
30. Diff Pair와 Active Load 시뮬레이션
차동증폭기와 전류 미러 설계 기법을 실습합니다.
Differential Pair CMRR Current Mirror Cascode Bias 전류

| 실습에 직접 활용하는 무료 오픈소스 툴

실습과 프로젝트에는 무료 오픈소스 툴을 활용하고,
현업에서 쓰이는 상용 툴의 기능과 실무 활용법도 함께 자세히 소개합니다.

디지털 설계/검증
Icarus Verilog Verilator Logisim GTKWave Yosys(오픈소스 합성 툴) EDAplayground


아날로그 설계
LTspice ngspice KiCad Qucs


FPGA 개발
Xilinx Vivado WebPACK Intel Quartus Prime Lite IceStorm(오픈소스 FPGA 툴체인)


버전 관리
Git GitLab/GitHub

더욱 자세한 학습 내용은 하단 상세 커리큘럼을 참고해주세요.
25년 5월 기준 무료 오픈소스 툴을 사용합니다.

| 소개 및 데모로 학습하는 상용 EDA 툴

실습과 프로젝트에는 무료/오픈소스 툴을 활용하고,
현업에서 쓰이는 상용 툴의 기능과 실무 활용법도 함께 자세히 소개합니다.

디지털 설계/검증
Synopsys Design Compiler Cadence Genus Synopsys PrimeTime Cadence Tempus ...


아날로그 설계/검증
Cadence Virtuoso HSPICE Mentor Calibre Synopsys Custom Compiler Keysight ADS


물리설계/검증
Synopsys IC Compiler Cadence Innovus Mentor Calibre

EDA 툴 설명 자세히보기 ▼
디지털 설계
Icarus Verilog : Verilog HDL 시뮬레이터로, 디지털 회로의 시뮬레이션에 사용됩니다.
Verilator : Verilog 코드를 C++로 변환하여 빠른 시뮬레이션을 가능하게 하는 툴입니다.
Logisim : 디지털 회로를 시각적으로 설계하고 시뮬레이션할 수 있는 툴입니다.
GTKWave : 디지털 시뮬레이션 결과를 파형으로 시각화하는 뷰어입니다.
Yosys : 오픈소스 합성 툴로, RTL 코드를 게이트 레벨로 변환합니다.
EDAplayground : 웹 기반의 EDA 실습 플랫폼으로, 다양한 시뮬레이터를 지원합니다.
아날로그 설계
LTspice : 아날로그 회로 시뮬레이션을 위한 SPICE 기반 툴입니다.
ngspice : 오픈소스 SPICE 시뮬레이터로, 아날로그 회로 분석에 사용됩니다.
KiCad : PCB 설계와 회로도 작성을 위한 오픈소스 EDA 툴입니다.
Qucs : 아날로그 회로 시뮬레이션과 분석을 위한 툴입니다.
FPGA 개발
Xilinx Vivado WebPACK : Xilinx FPGA 설계를 위한 무료 버전의 개발 툴입니다.
Intel Quartus Prime Lite : Intel FPGA 설계를 위한 무료 버전의 개발 툴입니다.
IceStorm : 오픈소스 FPGA 툴체인으로, Lattice FPGA를 지원합니다.
버전 관리
Git : 분산 버전 관리 시스템으로, 코드의 변경 이력을 관리합니다.
GitLab/GitHub : Git 저장소를 호스팅하고 협업을 지원하는 플랫폼입니다.
디지털 설계/검증
Synopsys Design Compiler : RTL 코드를 게이트 레벨로 합성하는 툴입니다.
Cadence Genus : 고성능 RTL 합성 툴로, 설계 최적화를 지원합니다.
Synopsys PrimeTime : 정적 타이밍 분석(STA)을 위한 업계 표준 툴입니다.
Cadence Tempus : 고속 STA 툴로, 복잡한 타이밍 분석을 지원합니다.
Synopsys VCS : 디지털 시뮬레이션과 검증을 위한 툴입니다.
Mentor Questa : 고급 검증 환경을 제공하는 시뮬레이션 툴입니다.
Cadence Xcelium : 고속 시뮬레이션과 혼합 신호 검증을 지원하는 툴입니다.
아날로그 설계/검증
Cadence Virtuoso : 아날로그 및 혼합 신호 IC 설계를 위한 플랫폼입니다.
HSPICE : 정확한 아날로그 회로 시뮬레이션을 위한 SPICE 툴입니다.
Mentor Calibre : 물리적 검증(DRC/LVS)을 위한 툴입니다.
Synopsys Custom Compiler : 아날로그 및 커스텀 디지털 설계를 위한 툴입니다.
Keysight ADS : RF 및 고속 디지털 회로 설계를 위한 시뮬레이션 툴입니다.
물리설계/검증
Synopsys IC Compiler : 물리적 설계(PnR)를 위한 툴입니다.
Cadence Innovus : 고성능 물리 설계를 지원하는 툴입니다.
Mentor Calibre : 물리적 검증(DRC/LVS)을 위한 업계 표준 툴입니다.

06 수강후기

실제 대기업에 취업/이직한 수강생들의
생생한 후기를 확인하세요.

ImageSlide
ImageSlide
ImageSlide
ImageSlide
ImageSlide
ImageSlide
ImageSlide
ImageSlide
Question 1
회로설계 수업을 안 들어봤는데 따라갈 수 있나요?
네, 회로설계 경험이 없어도 수강할 수 있습니다.

본 강의는 설계 경험이 없는 분들도 실무 흐름을 처음부터 차근차근 익힐 수 있도록 구성되어 있습니다. 특히 기초 지식이 전혀 없는 경우에는, 제공되는 무료 전자책과 위키독스 자료를 활용해 사전 학습을 하면 원활하게 수강이 가능합니다.

Question 2
학교에서 배운 설계 수업과 뭐가 다른가요?
기업은 이론이 아닌 ‘툴과 흐름을 아는 사람’을 원합니다. 이론 중심이 아닌, ‘실제 칩을 만들기 위한 설계 프로세스 전체’를 다룹니다.
학교 수업이 회로 원리나 계산 중심이라면, 이 강의는 Verilog, Synthesis, STA, DFT, FPGA까지의 산업 설계 플로우 전체를 실습합니다.

즉, 단순 졸업생이 아닌 ‘실무형 신입’으로 바로 투입될 수 있는 인재가 되는 것이 차이점입니다.

Question 3
이 강의를 들으면 어떤 수준까지 도달할 수 있나요?
입문 수준을 넘어, 실제 프로젝트 단위의 회로 설계를 스스로 할 수 있는 수준까지 도달합니다.

• 소형 CPU/MCU, FSM 회로, Scan Chain/BIST 삽입, FPGA 구현
• 아날로그 회로 블록(Bandgap, Op-Amp 등)의 시뮬레이션 및 레이아웃
• Synthesis/STA/DFT 전체 흐름 자동화 스크립트 작성 등등

즉, 현업에서 요구하는 ‘1~2년차 수준의 실무 역량’을 확보할 수 있습니다.

Question 4
강의에서 진행하는 프로젝트의 수준은 어느 정도인가요?
대기업이나 펩리스 이직을 노린다면, 지금이 실력을 재정비할 타이밍입니다.
업무는 하고 있지만 설계 흐름이 머릿속에 그려지지 않고, 툴은 쓰지만 “왜 이렇게 쓰는지” 모른다면 지금의 커리어가 한계에 부딪힐 수 있습니다. 이 강의는 RTL부터 합성, 타이밍 분석, DFT, FPGA까지
설계 전체를 직접 경험하며 툴과 흐름을 연결해보는 과정입니다.

단순 ‘1~2년차’에서 ‘이직 가능한 실전형 엔지니어’로 성장하는 계기가 될 거예요.

단체 구매 Benefit

잠깐, 3명 이상 구매 시 단체 할인이 가능해요.

ImageSlide
ImageSlide
ImageSlide