초격차 패키지 Online.

반도체 설계 기본
Verilog & FPGA

국내 유일! 반도체 실무 설계를 위한
Verilog & FPGA 핵심을 한 번에

반도체 설계 엔지니어로 성장하기 위해 반드시 배워야할 Verilog & FPGA를 강의 하나로 마스터합니다.
FPGA 실물 보드를 활용하여
내 손으로 직접 해보는 로직 설계

대표적인 FPGA Xilinx 사의 basys 3 Artix-7 Trainer를 활용하여 설계 Logic을 보드에 올려보는 실습을 진행해봅니다.
국내 반도체 대기업 S사 출신
반도체 전문가에게 배우는 실전 설계

국내 유명 반도체 대기업 출신 엔지니어로부터 반도체 설계에 필요한 핵심 이론과 실전 설계를 배우고 반도체 설계 인사이트를 얻어갈 수 있습니다.

최저 가격 마감까지 남은 시간

0일 0시간 0분 0초 2023-02-28T23:59

기본 정보

· 6개 챕터, 50여개 클립 (약 31시간 분량)
· 초급 - 실전
· Verilog 기본부터 FPGA 보드 실습 적용까지 모든 과정 학습

강의 특징

· 수강료 1회 결제로 평생 소장

코스 프로모션 배너 전용입니다.

0일 0시간 0분 0초 코스 프로모션 배너 전용입니다.

더 이상 혼자 헤매지 마세요!
반도체 설계 엔지니어가 되기 위한
가장 확실한 길.

Verilog 코딩부터 FPGA 보드에 설계 로직을 직접 올리는 법까지!
국내 반도체 대기업 S사 출신 엔지니어 강사와 함께 체계적으로 시작해보세요.

이 강의에서는 시스템 반도체(비메모리 반도체) 분야의
필수 언어인 Verilog와 FPGA 보드를 활용한 설계 실습으로
반도체 설계의 기본 핵심을 배워봅니다.

글로벌 핵심 산업

반도체 시장 규모 700조.

특히, AI 인공지능과 데이터 중심 기술 산업에서 데이터를 해석, 계산, 처리하는 기술이 핵심으로 자리잡으면서
많은 양의 데이터를 정교하게 제어하고 매니징할 수 있는 시스템 반도체(비메모리 반도체)가 점점 중요해지고 있습니다.

이러한 이유로 시스템 반도체 분야에
엄청난 투자와 적극적인 인재 채용이 이루어지고 있는 것이죠!

반도체 분야 시장 현황

그렇다면 반도체는
어떤 공정을 거쳐 만들어질까요?

반도체 공정의 시작, 반도체 설계.

반도체 엔지니어가 되고 싶다면 반드시 반도체 설계를 배워야 하는 이유입니다.
본 강의와 함께 반도체 설계의 핵심 지식들을 마스터하고 반도체 분야 취업에 성공해 보세요!

반도체 설계 학습 로드맵

하.지.만 대부분 시중의 Verilog & FPGA 강의는 산학협력, 사설기관 등
오프라인 중심 강의이며, 고가의 가격으로 인해 학습을 선뜻 망설이는 경우가 많죠.

그래서 여러분을 위해 준비한 반도체 설계 초격차 강의!

시스템 반도체 실무를 이해하는데 반드시 필요한
Verilog와 FPGA의 모든 것을 담았습니다.

실전 설계를 위한 Verilog & FPGA

비싼 수강료와 이론 기반의 오프라인 겉핥기 강의는 이제 그만!
국내 온라인 강의 중 유일하게 Verilog & FPGA를 함께 다루어보고,
최적화된 시스템 설계와 적합한 디버깅으로 실전 설계를 위한 핵심 개념과 실습 사례를 배워봅니다.

내 손으로 직접해보는 FPGA Xilinx 보드 설계

중요한 것은 내 손으로 직접 Logic을 보드에 올려보고 설계 동작을 확인하는 것입니다.
Xilinx basys 3 보드를 활용하여 Logic을 합성하고 보드에 올려
사용자가 Chip으로 찍어내는 동작을 모의테스트 해봅니다.

" 왜 Basys 3 Artix-7 FPGA Trainer Board로 실습하는가? "

저렴한 가격으로 실무와 유사한 환경의 로직 설계를 통한 보드 실습이 가능합니다.

microblaze 라는 xilinx 자체 MCU가 제공되어 어느 정도 PS 영역을 대체할 수 있습니다.

숫자 LED 가 있어서 실습함에 있어 결과 값 등을 가시적으로 확인할 수 있습니다.

※ FPGA Trainer Board 는 패스트캠퍼스에서 제공해드리지 않으니, 강의 수강을 위해 수강생분들께서 별도 준비를 해주셔야 하며,
Board 구매시 Cable도 옵션으로 함께 준비해주세요.
※ 실습 보드가 준비되지 않았다면 먼저 강의를 듣고, 강의에 설명된 내용대로 진행 후 추후에 보드가 준비되면 실습을 진행하시면 됩니다.

Verilog 코딩 & FPGA 설계는 물론,
기본 Protocol과 Computer Architecture 실습까지

Verilog 코딩 기초 및 심화, Protocol, Computer Architecutre
Xilinx FPGA 각각의 핵심 개념을 이해하고 직접 실습해봅니다.

국내 반도체 대기업 S사 출신
반도체 전문가의 직강

국내 반도체 대기업 S사 출신 설계 엔지니어로부터
Digital Logic에 대한 기초부터 Computer architecture에 이르기까지
System 반도체를 설계하는데 필요한 이론을 익히고, 이를 구현할 수 있는
대표 언어 Verilog와 FPGA 설계에 대한 기본을 배웁니다.

학습하다 궁금하면 강사님께 바로 질문하세요!
언제든 질의응답이 가능한 디스코드 커뮤니티 운영

반도체 전문가 강사님의 질의응답으로
설계 실무에 관한 궁금한 점을 바로바로 해결해보세요!

*질의응답 채널은 2023년 03월 31일부터 2025년 03월 31일까지 운영됩니다.

비교불가!
패스트캠퍼스만의 역대급 가성비 강의 구성

Question 1.

어떤 분들이 수강하시면 좋을까요?

· 시스템 반도체 설계 분야로 취업 또는 이직을 준비하시는 분
· 반도체, 전기전자, 기계, 화학 등 공학 계열 대학생
· 시스텐 반도체 분야 취업 준비생
· 실무 설계 경력 1-2년차 엔지니어

Question 2.

필요한 선수지식이 있을까요?

· C 언어에 대한 기본 지식
· Linux에 대한 기본 지식

Question 3.

개발 환경

· www.edaplayground.com에서 제공하는 무료 simulator를 사용
· vivado 프로그램

상세 커리큘럼.

자세한 커리큘럼 및 내용은 여기서 확인하세요!

자세히 보기 »

커리큘럼

아래의 모든 강의를 초격차 패키지 하나로 모두 들을 수 있습니다.
지금 한 번만 결제하고 모든 강의를 평생 소장하세요!

Part0. Orientation

Orientation

· Orientation

Part1. Verilog 소개

Verilog 소개 및 Concept

· 반도체 field 소개 및 Verilog 의 주요 사용처
· Verilog 로 묘사하고자 하는 것
· Verilog 와 다른 설계 방법과의 비교
· Free tool 소개

Part2. Digital Logic 및 Verilog Coding 기초

Combinational Logic

· Combinational Logic 의 개념
· Gate Logic 의 종류 상세 설명
· Boolean Algebra
· Karnaugh Map
· Combinational Logic 의 대표 예시
· Additional Logic

Sequential Logic

· Sequential Logic 의 개념
· Latch 구조 및 동작
· D Flip-Flop 의 구조 및 동작, 활용
· Clock, Reset
· Sequential Logic 의 대표 예시

Verilog 기본 문법 및 개념

· Verilog 에서 print 하는 법
· Verilog 에서 waveform 만드는 법
· Data type
· Module & Port & Instantiation
· parameter 및 define
· Operator

Sequential Logic

· Gate-level Modeling
· Data flow Modeling
· Behavioral Modeling
· Stimulus
· Modeling 연습문제
· Behavioral Modeling 의 다양한 구성
· Behavioral modeling 연습문제

FSM

· FSM 의 쓰임새 및 정의
· Moore vs Mealy machine
· FSM Coding 하는 법
· FSM 설계 연습문제
· FSM 실제 사용 예

Testbench의 개념 및 활용

· Testbench 란 ?
· fork-join
· event-wait
· force-release
· Verilog system function

Task & Function

· Task 문법 및 사용
· Function 문법 및 사용

Part3. SoC에서 자주 사용되는 Protocol 이해 및 실습

SRAM

· SRAM interface 및 동작
· SRAM cell 및 회로도
· SRAM modeling 및 실제 적용 방법
· 다양한 종류의 SRAM
· SRAM 연습문제

FIFO

· FIFO interface 및 동작
· FIFO modeling 및 실제 적용 방법
· 다양한 종류의 FIFO
· FIFO 연습문제

AMBA

· Bus 의 필요성 소개 및 종류
· APB interface 및 동작
· AHB interface 및 동작
· APB/AHB interface modeling
· AXI 5가지 채널
· AXI interface 및 동작
· AXI 다양한 기능
· AXI interface modeling
· AXI interconnect 소개
· AXI 연습문제

Serial 통신

· I2C interface 및 동작 이해
· I2C modeling
· SPI interface 및 동작 이해
· SPI modeling
· UART interface 및 동작 이해
· UART modeling
· Serial 통신 연습문제

Part4. Computer Architecture 및 실습

Overall Architecture

· Overall Architecture

CPU

· CPU 구조 및 주요 레지스터
· CPU 동작의 주요 step 및 pipelining
· Hazard 발생 이유 및 해결방안
· CPU 연습문제
· Multi-core 소개 및 어려운 이유

CACHE

· Cache 소개 및 사용이유
· Direct mapped/Associative Cache 의 구조 및 동작
· 3C's model, Eviction 알고리즘
· Cache 연습문제
· Advanced Cache 종류

MEMORY (DRAM)

· DRAM cell 및 전체 구조
· DRAM row/column/bank 의 의미 및 동작
· DRAM FSM
· DRAM interface 및 DDR 의 의미
· DRAM modeling

STORAGE (NAND)

· NAND cell 및 동작
· NAND unit 및 동작
· NAND 의 문제점 및 NAND Controller 필요성

Part5. Xilinx FPGA 이해 및 실습, HW 편

FPGA

· FPGA 의 필요성
· FPGA 와 보드의 차이
· Xilinx FPGA 제품군 및 확인방법
· FPGA 에서 필요한 user guide 보는 법
· Xilinx Vivado 설치

Project 생성 - Synthesis

· Create project
· Verilog 추가 및 생성하기
· Create IP
· Synthesis 의 이해

Implementation

· Constraint 파일이 필요한 이유
· Implementation 이해
· Bitstream 생성
· FPGA 로 간단한 예제 구현하기

FPGA 에서 waveform 보기

· ILA (Chipscope) 의 필요성
· ILA 생성 및 사용하기
· ILA 활용한 FPGA 실습
· ILA 를 code level 로 넣어보기
· Vivado 에서 Simulation 돌리는 법

Report 보는 법

· Synthesis report 보는 법
· Implementation report 보는 법
· 나에게 알맞는 BOARD 고르는 법

FPGA 선택

· 나에게 알맞는 FPGA 고르는 법
· 나에게 알맞는 pkg 고르는 법

Part6. Xilinx FPGA 이해 및 실습, SW 편

Vitis 소개

· Vitis 소개

PS 비교

· Zynq vs Microblaze

Vitis Project 실습

· Vivado 에서 Block Design 준비하기
· Vitis 에서 Project 만들기
· Hello World 출력
· GPIO 제어하기

Custom design 추가하기

· Create & Package New IP
· Custom design 으로 GPIO 제어하기

FPGA Practice

· FPGA Practice

Part7. Appendix

Debug tip

· Verilog 에서 주로하는 실수

더 공부할 것

· Verilog 에서 주로 하는 실수
· 현업에서 더 알아야 하는 설계 flow
· 검증 방법론 소개 (System Verilog, UVM)

코스 프로모션 배너 전용입니다.

0일 0시간 0분 0초 코스 프로모션 배너 전용입니다.

(자동)

정가 ~~(자동)~~

현재 판매가 (자동)

12개월 무이자 할부 시 (자동)

수강 신청하기

이 강의도 추천해요.

학습규정 * 본 상품은 동영상 형태의 강의를 수강하는 상품입니다.
* 상황에 따라 사전 공지 없이 할인이 조기 마감되거나 연장될 수 있습니다.
* 수강 신청 및 결제를 완료하시면, 마이페이지를 통해 바로 수강이 가능합니다.
* 해당 강의는 FPGA 보드 실습을 위해 Basys 3 Artix-7 FPGA Trainer Board 를 사용합니다. 본 FPGA 보드에 대한 실습 비용은 강의에 포함되지 않습니다.

– 총 학습기간 :
정상 수강기간(유료 수강기간) 최초 1개월(30일), 무료 수강 기간은 31일차 이후로 무제한이며, 유료 수강기간과 무료 수강기간 모두 동일하게 시청 가능합니다.
본 패키지는 약 31시간 분량으로, 일 1시간 내외의 학습 시간을 통해 정상 수강 기간(=유료 수강 기간) 내에 모두 수강이 가능합니다.
– 수강시작일 :
수강 시작일은 결제일로부터 기간이 산정됩니다. (사전 예약 강의의 경우 1차 강의 오픈일) 패스트캠퍼스의 사정으로 수강시작이 늦어진 경우에는해당 일정 만큼 수강 시작일이 연기됩니다.
* 천재지변, 폐업 등 서비스 중단이 불가피한 상황에는 서비스가 종료될 수 있습니다.
– 본 상품은 기수강생 할인, VIP CLUB 제도 (구 프리미엄 멤버십), 기타 할인이벤트 적용 불가 합니다.
– 콘텐츠는 향후 당사의 일정에 따라 추가 또는 업데이트 될 수 있습니다.
– 쿠폰 적용이나 프로모션 등으로 인해 5만원 이하의 금액으로 강의를 결제할 경우, 할부가 적용되지 않습니다.

주의사항 – 상황에 따라 사전 공지 없이 할인이 조기 마감되거나 연장될 수 있습니다.
– 천재지변, 폐업 등 서비스 중단이 불가피한 상황에는 서비스가 종료될 수 있습니다.
– 본 상품은 기수강생 할인, VIP CLUB 제도 (구 프리미엄 멤버십), 기타 할인 이벤트 적용이 불가할 수 있습니다.
– 커리큘럼은 제작 과정에서 일부 추가, 삭제 및 변경될 수 있습니다.
– 쿠폰 적용이나 프로모션 등으로 인해 5만원 이하의 금액으로 강의를 결제할 경우, 할부가 적용되지 않습니다.

환불규정 – 환불금액은 정가가 아닌 실제 결제금액을 기준으로 계산됩니다.
– 쿠폰을 사용하여 강의를 결제하신 후 취소/환불 시 쿠폰은 복구되지 않습니다.

– 수강시작 후 7일 이내, 5강 미만 수강 시에는 100% 환불 가능합니다.
– 수강시작 후 7일 초과, 5강 이상 수강 시 정상 수강기간(유료 수강기간) 대비 잔여일에 대해 다음과 같이 환불 가능합니다.
환불요청일 시 기준
: 수강시작 후 1/3 경과 전, 실 결제금액의 2/3에 해당하는 금액 환불
: 수강시작 후 1/2 경과 전, 실 결제금액의 1/2에 해당하는 금액 환불
: 수강시작 후 1/2 경과 후, 환불 금액 없음

* 보다 자세한 환불 규정은 홈페이지 취소/환불 정책에서 확인 가능합니다.

패스트캠퍼스 정책 안내 [패스트캠퍼스 아이디 공유 금지 정책]
패스트캠퍼스의 모든 온라인 강의에서는 1개의 아이디로 여러명이 공유하는 형태를 금지하고 있습니다.
동시접속에 대한 기록은 내부 시스템을 통해 자동으로 누적되며, 이후 서비스 이용이 제한될 수 있습니다.

[기기제한 정책]
패스트캠퍼스 온라인 강의 시청을 위해서는 ID별 최대 3개의 기기를 등록할 수 있으며, 기기 등록은 온라인 강의장 접속 시 자동 등록됩니다.
최대 갯수를 초과하였을 경우 등록된 기기 해제가 필요합니다.

[저작권 정책]
패스트캠퍼스의 모든 강의는 무단 배포 및 가공하는 행위, 캡쳐 및 녹화하여 공유하는 행위, 무단으로 판매하는 행위 등 일체의 저작권 침해 행위를 금지합니다.
부정 사용이 적발될 경우 저작권법 위반에 의한 법적인 제재를 받으실 수 있습니다.

root layout

반도체 설계 기본 Verilog&FPGA